| |
AMD慕尼黑会议详细介绍下代K10架构 |
|
2007年04月23日 12:27 eNet硅谷动力
|
近日，AMD在德国慕尼黑举行了一次会议，由AMD欧洲、中东及非洲销售与市场技术主管Giuseppe Amato详细介绍了即将到来的K10架构处理器。
AMD执行副总裁兼首席销售与市场运营官Henri Richard曾将其称为K8L，这一说法也广为流传，但现在，AMD官方已将其定名为K10。
K10将引入共享三级缓存，同时每个核心拥有自己的一级缓存和二级缓存。如果处理器请求的数据存在于一级缓存中，则直接载入；如果在任何一个二级缓存中，则直接或者通过交叉开关载入一级缓存，并将二级缓存中的原数据标记为无效，这也是AMD的独特设计；如果在三级缓存中，则数据载入后仍然存在，其他核心还能继续访问，从而实现共享。
K10的整合内存控制器(IMC)将有一些新特性。在使用多个内存模组的情况下，如果BIOS设置和主板能够配合，IMC就能通过64-bit通道访问内存，使用ECC错误校验的话则是72-bit。如此一来，读取和写入数据就能同步进行，也能提高四核心环境下无序访问的效率。该功能仅限于Socket AM2+和Socket F+接口处理器，Socket AM2和Socket F则使用普通的128-bit双通道模式。
由于K10四核心采用分离式能耗设计，IMC也可以根据各个处理器核心独立自定频率和电压。这样一来，处理器超频的时候就无需顾及内存频率，对超频爱好者来说无疑是个好消息。同样的，这一功能也只出现在Socket AM2+和Socket F+平台。
Amato还提及了一系列节能技术，可让AMD四核心的热设计功耗保持在目前双核心的水平。与目前的K8和Intel Core 2不同，在K10中各个处理核心可以运行在独立的频率，AMD称之为“P-States”，空闲的核心可以降低频率甚至完全关闭，负载的则全速运行。K10还将配备新的热传感器，以便改善过热保护。
Amato指出，虽然K10更有利于超频，但AMD不鼓励这么做，而且AMD可以通过PLL确认处理器的损坏是否是超频所致，是的话则不予质保。
AMD当然没有忘记Intel的FSB前端总线。Intel的四核心互相通信绕道外部FSB，而K10四核心还是使用内部的交叉开关，全部在处理器之内完成，并且已经为八核心做好准备，代号“Montreal(蒙特利尔)”，具体发布时间暂未确定。首款发布的K10四核心代号“Barcelona(巴塞罗那)”，65nm工艺，4MB三级缓存，2008年升级为“Shanghai(上海)”，45nm工艺，6MB三级缓存，二者均兼容现有的Socket F平台。
|
|
【推荐】【打印】【大 中 小】【关闭窗口】
|
|
|
|
 |
| 推荐：图片搜索 |
|
