| |
DIY学院 内存知识库之内存是如何运作的 |
|
2007年03月19日 17:29 intozgc
|
中央处理器 (CPU) 常被称为计算机的大脑。所有计算机的工作都在此完成。芯片组 (Chipset) 支持中央处理器的运作。通常芯片组内包括数个控制器以调节处理器及系统其它部分间数据的传输。
内存控制器 (Memory Controller) 是芯片组的一部分。负责建立内存与中央处理器之间的信息传输。总线是计算机中的数据通路，包括了连接中央处理器，内存以及所有输入输出设备的数种平行电路线。总线的设计或称总线结构，决定数据在主机板速度，依照各部分所需要的传输速度的不同,一个系统中也有不同种类的总线。
内存总线连接内存控制器与计算机的内存插槽。较新的系统中内存总线结构包括了一个连接CPU与主存储器的Frontside bus(FSB)以及一个连接内存与L2快速缓冲贮存区的backside bus(BSB)。
内存速度
当中央处理器需要内存中的信息时，它会发出一个由内存控制器所执行的要求，内存控制器接着将要求发送至内存 , 并在信息备妥时向中央处理器报告整个周期，从中央处理器到内存控制器，内存再回到中央处理器所需的时间会因为内存速度以及其它因素而有所不同，例如：总线速度。
内存速度有时以兆赫来计算，或以存取速度来说，送出数据所需的实际时间，以奈秒 (ns) 计算，不管是兆赫或是奈秒，内存速度代表内存模块在收到要求时送出信息的速度。
存取时间 (奈秒)
存取时间从内存模块收到数据要求算起到数据准备完成为止。内存模块标明的存取时间通常在 50ns 到 80ns 的范围中间，在存取时间的计算时， ( 以奈秒计算 ) 数字越小表示速度越快。 举例来说，内存控制器向内存要求数据，内存在 70ns 后作出反应，中央处理器在大约 125 秒后收到信息。所以当使用 70ns 内存模块时从中央处理器下达要求到实际收到信息所需的全部时间为 195ns 。这是因为内存控制器需要时间来处理信息传送并且信息必须从内存模块传送到中央处理器的缘故。
兆赫 (MHz)
由于同步 DRAM 科技，内存芯片能够和计算机的系统时钟同步，便以兆赫，百万周期 / 秒计算速度更为简易。由于兆赫也被用于计算系统的其它部分的速度，使得它更容易被用来比较不同组件的速度与同步的功能。为了更清楚了解速度，先了解系统时钟也显得重要喔。
|
|
【推荐】【打印】【大 中 小】【关闭窗口】
|
|
|
|
 |
| 推荐：图片搜索 |
|
