| |
IBM助AMD交出45nm 预计2008年中量产 |
|
2006年12月22日 16:17 Pchome
|
在International Electron Device Meeting，IEDM全球电子元件会议上，IBM与AMD发表了数篇论文，描述在45nm微处理器制程应用程式方面，沉浸光刻技术的使用、超低介电值的金属层间介电层、以及多项电晶体应变加强等技术。AMD与IBM预计第一批使用沉浸光刻技术与超低介电值金属层间介电层的45nm产品，将在2008年中面世。
AMD逻辑技术发展副总裁Nick Kepler表示，作为首度发表在45nm技术使用沉浸光刻技术与超低介电值金属层间介电层的微处理器制造厂商，AMD与IBM继续在微处理器制程技术上贡献新猷。沉浸光刻技术将让我们能够加强微处理器在设计定义与制造方面的一致性，从而增加我们为顾客提供高精密度产品的能力；而超低介电值的金属层间介电层，将进一步提高我们在领先业界的微处理器每瓦功效，使我们所有的顾客受益。这项宣布再次证明了IBM与AMD在研究与发展方面的紧密合作。
目前的制程技术是使用传统光刻技术，在超越65nm制程技术的微处理器设计上有极多限制。沉浸光刻技术使用透明液体来填满重复光刻系统步骤的投影镜头、与含有数百个微处理器的晶圆间空隙；这项在光刻技术方面的进步，提升了聚焦程度并改善影像精确度，进而加强晶片层级的性能与制程效率。相对于无法开发制造层级沉浸光刻技术制程以推出45nm微处理器的竞争对手，沉浸光刻技术将使AMD与IBM更具备制程优势，例如，一个SRAM存储晶胞的性能可藉由这项加强的制程能力而显示15%的提升，而不需依赖成本较高的双重曝光技术。
此外，使用多孔超低介电值介电层以降低金属层间的电容量与导线延迟，对于进一步提升微处理器性能与减少能源耗损是非常重要的步骤。这项技术来自于在领先业界的超低介电值制程整合之发展，降低了技术层间介电层的介电常数，同时保持了机械上的优势。与传统低介电值介电层相比，增加超低介电值的金属层间介电层可减少约15%导线相关延迟。
IBM半导体研究与开发中心的技术开发副总裁Gary Patton表示，45nm的沉浸光刻技术与超低介电值金属层间介电层的推出，是将我们在Albany Nanotech Center的突破性研发工作成功技术转移至IBM位于 纽约East Fishkill的300毫米硅圆制造与开发线、以及AMD位于德国Dresden的300毫米硅圆生产线的初期成果。与AMD以及我们合作伙伴领先技术的成功整合，展现了IBM在合作创新模式上的优异能力。
AMD与IBM在电晶体应变技术上持续加强，促使电晶体性能不断提升，同时克服了整个业界在升级到45nm制程技术时所面临的几何相关尺寸问题。除了45nm电晶体封装密度的提升，相比于非应变式电晶体，IBM与AMD在p-通道电晶体驱动电流方面提升了80%，而在n-通道电晶体驱动电流方面则提升了24%。这项成就，为目前45nm制程技术上所公布最佳的CMOS性能。
IBM与AMD自2003年1月开始便携手合作开发新一代半导体制造技术。在2005年11月，双方宣布延长其共同开发工作直至2011年，并将涵盖32nm与22nm制程技术世代。
|
|
【推荐】【打印】【大 中 小】【关闭窗口】
|
|
|
|
 |
| 推荐：图片搜索 |
|
